Différences
Ci-dessous, les différences entre deux révisions de la page.
| Les deux révisions précédentes Révision précédente Prochaine révision | Révision précédente | ||
|
simulation-vhdl [Le 17/07/2012, 11:37] 88.180.12.126 [Simulation VHDL] |
simulation-vhdl [Le 27/11/2016, 09:21] (Version actuelle) sefran Mise en page |
||
|---|---|---|---|
| Ligne 30: | Ligne 30: | ||
| <code>cd le/chemin/vers/mon/repertoire/Repertoire_de_Travail</code> | <code>cd le/chemin/vers/mon/repertoire/Repertoire_de_Travail</code> | ||
| - | ==== Analyse du code VHDL ==== | + | #include<systemC.h> |
| - | Permet de vérifier la syntaxe du code, les erreurs sont affichées dans le terminal. | + | sc-module(and3) |
| - | <code>ghdl -a monFichier.vhd</code> | + | { sc-in<bool>in1; |
| + | sc-in<bool>in2; | ||
| + | sc-in<bool>in3; | ||
| + | sc-out<bool>out; | ||
| + | void compute(); | ||
| + | sc-CTOR(and3) { | ||
| + | sc-METHOD(compute); | ||
| + | sensitive<<in1<<in2<<in3; | ||
| + | } | ||
| + | } | ||
| ==== Compilation ==== | ==== Compilation ==== | ||
| Cette étape ne peut se faire qu'une fois le code vérifié et corrigé. Si ce n'est pas le cas, ghdl vous le fait remarquer.\\ | Cette étape ne peut se faire qu'une fois le code vérifié et corrigé. Si ce n'est pas le cas, ghdl vous le fait remarquer.\\ | ||